SiPearl让Rhea设计泄漏：72个Zeus内核，4个HBM2E，4-6个DDR5

SiPearl公关团队似乎犯了一个重大错误，一位法国当地政客最近的一次访问导致Twitter公开发布内容，看起来像该公司第一代服务器芯片项目“ Rhea”的平面图。

法兰西岛地方政治家，该地区经济发展和其他职责副总裁亚历山德拉·杜布兰奇（Alexandra Dublanche）访问期间，公关团队对办公室的参观进行了拍照。在已发布的图片中，包括该公司的Rhea服务器芯片项目的快照，其中包含一些新的细节，直到现在为止，这些细节尚未得到欧洲处理器计划支持的项目的细节。

加速欧洲高性能微处理器的发展是一个首要问题，这是@iledefrance的#MaisonsLaffitte的技术块@SIPEARL_SAS解决的挑战 面对这一重大问题，该地区将站在自己的一边！ pic.twitter.com/kcBwghlfsP

-亚历山大·杜布兰奇（@ADublanche）2020年9月8日

在放大和放大图像的过程中，我们可以看到它是服务器SoC Rhea的详细平面图，标有目标台积电7nm工艺的标签。

我们可以在平面图中详细描述72个CPU核心和68个网格L3高速缓存切片，这些切片被各种IP包围，这些IP的标签太小而难以辨认。 SiPearl先前已确认该项目使用Arm即将推出的Neoverse“ Zeus”内核，该内核将替代当前在下一代Arm服务器SoC设计中使用的Neoverse N1 Ares内核，例如Amazon的Graviton2或Ampere的Altra。

除了确认核心数量外，我们还看到Rhea设计采用了高端内存子系统，其平面图被标记为具有4个HBM2E控制器和4-6个DDR5控制器。这样的混合存储系统将允许极高的带宽，以便能够馈送如此多的内核，同时仍回落到常规DIMM，从而能够扩展存储容量。

Rhea系列处理器计划于2021年上市。唯一令人奇怪的分歧是，SiPearl先前曾表示这是一个N6项目，而最近的Twitter图片显示它是N7。鉴于这两个过程在设计上都是兼容的，这可能只是该项目的最新转变，或者该公司仍计划在上市时在N6节点上进行生产。

该设计的激进内存子系统包含HBM2E，指出该公司的目标是实现相当高的性能目标，在设计具有高级HBM内存的CPU方面，富士通已跻身该行之列。

发表评论很奇怪，我认为HBM延迟不如常规DRAM好。内存容量也很小吗？就像您看到的卡只有16GB HBM，但是服务器可以具有256 GB或更多GB的常规DRAM。回复

HBM通常具有比DRAM更好的延迟和带宽特性。在某些情况下，性能几乎提高了两倍。您正确注意到的权衡是容量。回复

HBM改善了带宽，但访问延迟受到影响（与DDR相比高达20％：https：//arxiv.org/pdf/1704.08273.pdf），类似于GDDR与DDR。随着您的接口变得更加并行，检索任何给定位的等待时间会增加（更宽和更低的时钟频率与更窄和更高的时钟频率总线）。回复

该论文中的“ HBM”基于混合存储立方体，而不是Jedec HBM。 HMC与HBM2的接口和访问模型非常不同，因此尚不清楚由此得出的延迟结论是否适用。特别是，HMC在存储器堆栈和主处理器之间的实际链接中具有高速Serdes组件，而HBM2则保持接口较宽（这需要插入硅）。回复

HBM2E最多支持24GB的堆栈，但如果任何人的出货量超过16GB，则为IDK。回复

我相信，具有24GB堆栈（12Hi）的4 HBM2e可以处理高达96GB的内存-尽管更有可能是32GB和64GB的配置。 HBM肯定不会比封装后的DRAM具有更高的延迟！可能是系统将HBM用作大型L4高速缓存，或者是在软件控制下对内存进行了分区，因此您可以将数据放置在所需的位置，依此类推。回复

72核？ HBM和DDR？我记得5年前，当通常的嫌疑人称这是一个愚蠢的想法时，英特尔才真正将其推向市场。当然，他们不制造芯片。看起来做芯片的人忙于做笔记并复制想法。回复

只需考虑一下内存芯片之间用于钉扎，阻塞，流传输和一般暂存器所需的所有疯狂粘合剂！ ;） 回复

拉拉比（Larrabee）/至强披披（Xeon Phi）（同名，名字不同）确实领先于时代。无论如何，HMC发生了什么事？回复

HMC已死。 IBM的OMI有时感觉像是一个精神上的续集（将内存控制器移到端点并从端点散开；通过快速串行链接连接到CPU），但是没有。 ; t做堆叠部分。回复