IMEC展示集成钨埋电源线的FinFET器件

鲁汶(比利时)，2020年6月15日-本周，在2020年VLSI技术和电路研讨会上，世界领先的纳米电子和数字技术研究与创新中心IMEC在FinFET CMOS测试车中提出了一种钨(W)埋电源轨(BPR)集成方案，该方案不会对CMOS器件特性产生不利影响。当BPR通过Ru通过触点与Ru M0A线对接时，测量到了优异的电阻值和电迁移行为。一项互补性评估研究显示了在3 nm SRAM设计中实现BPR作为比例增强器在系统级的优势。

埋藏式电源轨(BPR)最近已经成为一种有吸引力的结构伸缩助推器，允许在高度伸缩的技术中进一步降低标准单元高度。

电源轨是电力输送网络的一部分，传统上是在芯片的后端(BEOL，即铸币层和M1层)实现的。相反，BPR隐藏在芯片的前端(FEOL)中，以帮助释放互连的路由资源。此外，它们为因节距缩放而导致BEOL电阻增加的技术提供了较低电阻性的局部电流分布。

然而，将BPR集成到前端模块是具有挑战性的，因为BPR处理可能会在传导通道中产生应力，从而降低器件的迁移率，或者导致金属污染问题。IMEC已经通过实验证明了在FinFET测试车中集成W-BPR的可行性。IMEC CMOS器件技术项目总监Naoto Horiuchi说：“通过将W-BPR埋入鳍片下方，深入浅沟槽隔离(STI)模块，可以最大限度地减少应力传递。在加工结束之前，BPR金属和介质都用电介质覆盖。BPR的接近和加工没有影响FinFET器件的性能，其结果与2D应力TCAD模拟一致，并且避免了金属污染问题。“。

此外，W-BPR与Ru通孔(Ru VBPR)连接与Ru M0A线接触后，获得了优异的电阻和电迁移结果。“对于临界尺寸为24 nm、长度为100µm的W线，在330°C和4 mA/cm2电流密度下，900小时后没有观察到电迁移故障，”Naoto HOriguchi评论道。

早期的研究已经表明，在包含纳米片、叉片和CFETS的未来逻辑体系结构中，BPR作为缩放助推器的重要作用。在VLSI 2020上提交的一项补充研究中，IMEC还评估了在3 nm SRAM设计中实施BPR在系统级别的影响。

结果表明，在SRAM前端埋入VDD和VSS电源线可以显著提高3 nm工艺节点下的SRAM性能。IMEC Logic Insite项目总监Julien Ryckaert：“当扩展SRAM时，VDD、VSS、字线和位线的栅格状分布会受到布线拥塞和电阻退化的影响。这种电阻退化对字线来说是最糟糕的。将VDD和VSS电源线移动到器件下方-因此放松字和位线的尺寸-可以在系统级别提供显著的性能提升，主要是提高写入裕度和读取速度。例如，我们的模拟显示，与L2和L3高速缓存中的传统SRAM位单元相比，具有BPR-SRAM的服务器处理器的性能提高了28.2%。“