RISC-V会给计算带来革命性的变化吗？

作者Samuel Greengard Communications of the ACM，2020年5月，第63卷第5期，第30-32页10.1145/3386377评论现代计算依赖于许多组件来提供快速和高性能，然而很少有组件比精简指令集计算机(通常称为RISC)发挥更完整的作用。尽管指令集体系结构(ISA)有不同的形状和形式-而且它支持许多系统和设备-但有一个共同点。RISC允许微处理器以比复杂指令集计算机(CISC)更少的每条指令周期(CPI)运行。

当然，ISA是计算的核心。加州大学伯克利分校(University of California，Berkeley)计算机科学教授戴夫·帕特森(Dave Patterson)说，它是允许硬件和软件交流的基本词汇。他是ACM A.M.图灵奖获得者，基本上创造了这个词，并开发了早期的RISC计算模型。在过去的几十年里，英特尔和ARM这两个主要实体在很大程度上控制了国际会计准则。他们的专有微处理器可以运行从笔记本电脑到云服务器，从智能手机到物联网(IoT)设备的一切。今天，很难找到没有英特尔或ARM处理器的计算设备。

这一切即将改变。由帕特森和伯克利分校教授krste asanović和他们的学生共同构思的一套名为risc-v的免费开放指令集正在颠覆微处理器行业。免版税的ISA于2011年首次亮相，支持很快将出现在传统计算设备以及可穿戴设备、家用电器、机器人、自动驾驶汽车和工厂设备中的新的、更专业的微处理器设计。吸引力？"；RISC-V提供了非常高的灵活性水平，成本比专有的RISC低得多。它允许用户生产适合特定应用的定制芯片，Asanović解释说。

RISC-V的推出与半导体行业的其他重大变化不谋而合。CMOS晶体管的比例正在放缓，这已经不是什么秘密了。尽管最近在设计上取得了突破，将密度和性能推到了新的水平，戈登·摩尔(Gordon Moore)长期以来关于晶体管每两年翻一番的预测-摩尔定律-已经不再成立。随着半导体发展缓慢-而性能需求继续增长-设计更先进的计算设备和推动创新的能力受到威胁。帕特森解释说，向前看，逻辑路径是向应用程序域的微处理器上的基本指令集添加扩展。

RISC-V的吸引力是不可否认的。通用ISA意味着ISA的不同实现和用例可以利用相同的核心软件堆栈，从而最大限度地减少向编译器、操作系统和其他软件的移植工作。RISC-V的主要优点不在于它是RISC的新变体或迭代，而在于它是一个开放的ISA。因此，人们期望该模型将产生将RISC-V放在商业地图上所需的软件堆栈。然而，与此同时，也有人担心，赋予用户更改ISA的能力将导致RISC-V软件生态系统的巴尔干化。

Asanovi、ć和Patterson于2010年开始在伯克利的并行计算实验室(PAR实验室)开发第五代RISC指令集。该项目源于对专有ISA缺乏灵活性的失望。帕特森回忆说，我们无法做一些我们想做的研究。这两家公司瞄准了一个长期存在的行业问题：无法为特定目的定制芯片。这项倡议植根于他们自己的需要。由于我们无法从英特尔或ARM那里获得使用或修改其专有指令集的许可，我们决定为我们自己的研究开发自己的指令集，并帮助同行学者的研究。

该项目吸引了计算机业的集体目光，并在微软和英特尔提供的1000万美元实验室资金和DARPA的额外资金下取得了突飞猛进的进展。很明显，很多人想要的东西类似于微处理器的Linux操作系统。帕特森说，人们希望有一套开放的指令集，让世界上任何人都能使用开放和通用的词汇表来制造芯片。2014年，RISC-V正式公开发布，到那时，这个想法已经获得了足够的势头，催生了非营利性的RISC-V基金会(riscv.org)，该基金会充当了研究、标准和行业合作的信息交换所。它现在号称拥有超过425名成员。

在过去的几年里，RISC-V已经悄悄进入主流计算领域。例如，三星宣布将在2020年的5G智能手机中使用RISC-V内核。这家电子巨头还将开发RISC-V内核，用于人工智能(AI)图像传感器、安全管理、AI计算和机器控制

其他人也在效仿。西部数据、NVIDIA和高通也宣布，他们将在从固态驱动器(SSD)和硬盘驱动器(HDD)到用于智能手机和机器学习的图形处理单元(GPU)的各种应用中使用RISC-V。

RISC-V的吸引力显而易见。RISC-V基金会首席执行官卡莉斯塔·雷蒙德(Calista Redmond)表示，它通过模块化设计开启了完全不同的可能性，允许用户根据特定的计算需求添加特定的扩展。RISC-V的设计绕过了“一刀切”的方法，没有预先打包你可能需要也可能不需要的特性和功能，以及随之而来的性能和能量消耗。同样重要的是，RISC-V将微处理器的控制权从占主导地位的行业巨头英特尔(Intel)和AMR手中夺走。相反，你有各种各样的供应商和随之而来的创新，她补充道。

公司可以构建自己的核心来满足自己的需求。他们可以更清楚地了解核心是如何运行的，甚至可以开发自己的安全功能。

其结果将是针对特定任务设计、制造和优化芯片。"；Asanović解释说，设计中没有任何限制应用程序域的东西。例如，RISC-V芯片可能被用来专注于一项专门的人工智能任务，如图像识别或机器语言翻译，或者它可以被用来建立一个跨越几代设备和产品的微控制器框架。这将允许企业绕过未来的研发，以及正在进行的许可和特许权使用费要求。公司可以构建自己的核心来满足自己的需求。他们可以更清楚地了解核心是如何运行的，甚至可以开发自己的安全功能，他说。

事实上，许多人预测RISC-V将成为行业标准。虽然RISC-V不会取代专有的RISC，但它的自定义扩展将支持全新类型的应用程序、功能，甚至设备。Asanović说，企业将不再被迫适应芯片的功能。他们将创造一种符合他们特定需求的芯片。西北大学计算机与信息科学副教授阿比·谢拉特(Abhi Shelat)补充道，就低端处理器的使用和成本而言，这种芯片可能会因为开源经济而占据主导地位。随着工具链成为一种标准，它将比使用专有的替代品来完成许多任务更便宜。

毫不奇怪，RISC-V有怀疑者和反对者。批评人士认为，该标准可能会在不同类型的RISC-V设备和生态系统之间带来互操作性挑战。随着ISA不同版本的形成，行业分割和潜在的互操作性问题可能会出现。此外，与某些类型的设备(如智能手机)的二进制兼容性可能会带来问题。目前，许多应用程序都经过编码以符合ARM指令集。同样，该平台可能会在某些高端云环境中遇到挑战，在这些环境中，构建与专有ISA设计相竞争的系统需要大量资源。

还有关于指令集将如何发展的问题--目前，还缺乏强大的工具来管理这项技术。RISC-V基金会正在通过协作标准和协议促进进步。然而，成功在很大程度上取决于正在进行的合作。因此，一些行业参与者，特别是那些在开放的ISA范围中损失最大的行业参与者，已将目标对准了这项技术。例如，ARM在2018年6月设立了反RISC-V网站。当ARM的工作人员反对这一策略时，它在上线几天后就被删除了。然后，ARM在2019年11月宣布，它将开放其针对Cortex M内核的专有指令集，以便客户可以调整和定制指令。

RISC-V的未来看起来当然是光明的。除了企业界的牵引力外，还有20多所大学加入了RISC-V。

然而，RISC-V正在迅速成形。Semico Research Corp.2019年11月的一份报告预测，到2025年，RISC-V CPU核心的市场将达到624亿，约占整个CPU核心业务的6%。SEMICO总裁吉姆·费尔丹说，公司正在转向RISC-V解决方案，用于广泛的应用，并满足广泛的性能和容量要求，Semico总裁吉姆·费尔丹(Jim Feldhan)说。通信、交通和工业环境是RISC-V特别热门的行业。费尔德曼说，开发更具创新性和效率的芯片的想法非常有吸引力。

安全性也可能成为RISC-V的主要卖点。目前，没有办法确切地知道间谍软件或恶意代码是否已嵌入到芯片的BIOS级别。帕特森说，今天，微处理器安全是一个黑匣子。开源方法提供了几个潜在的优势。首先，那些使用RISC-V芯片的人将确切地知道微处理器上正在发生什么。其次，用户可以开发指令集扩展并针对特定的安全需求进行设计。公司和政府实体可以开发出已知不含嵌入式间谍软件或恶意软件的芯片。

雷蒙德认为，RISC-V的商业引入填补了计算机行业的一个长期空白。它不仅打破了现有的ARM和英特尔的ISA双头垄断，允许用户掌握自己的命运，而且还建立了一个开放的框架，以推动全球合作和创新。她说，这是一种在过去一个世纪里在许多不同形式上取得成功的模式，从电话和汽车到网络和软件，不一而足。RISC-V代表了这一概念的下一个逻辑阶段，它特别适合物联网和日益互联的世界。

RISC-V的未来看起来当然是光明的。除了企业界的牵引力外，还有20多所大学加入了RISC-V。不仅研究人员希望开发利基和精品RISC-V芯片来帮助他们的研究，包括加州大学伯克利分校、麻省理工学院、康奈尔大学、剑桥大学和中国深圳清华大学在内的学校已经开始开发与RISC-V的设计、工程和使用相关的教育材料和说明。雷蒙德解释说，这为未来更广泛地采用和更多地使用该框架埋下了种子。

所有这一切可能会加剧半导体行业多年来未曾见过的颠覆程度。帕特森将RISC-V的引入描述为计算机体系结构的一个新的黄金时代。西雅图华盛顿大学计算机科学与工程学院副教授迈克尔·泰勒说，RISC-V没有严重的技术或实际问题。它最终将取代x86和ARM成为微处理器的主要指令集。它将从根本上改变计算机世界。

亨尼西、J.L.和帕特森，《计算机体系结构的新黄金时代》，通信，2019年2月，第62卷第2期，第48-60页，10.1145/3282307。Http://bit.ly/2B420R1。

Asanović，K.和Patterson，D.A.指令集应该是免费的：RISC-V的情况。加州大学伯克利分校电气工程和计算机科学。技术报告号。UCB/EECS-2014-146。2014年8月6日。Https://people.eecs.berkeley.edu/~krste/papers/EECS-2014-146.pdf。

参考译文：Lee，Y.，Waterman，A.，Cook，H.，Zimmer，B.，Puggelli，A.，Jaehwa，K.，Bailey，S.，Blagovic，M.，Chiu，P.，Avizienis，R.，Richards，B.，Bachrach，J.，Patterson，D.，Alon，E.，Nikolic，B.和Asanović，K.构建RISC-V微处理器的敏捷方法，IEEEMicro，卷：2016年，第8-20页。https://ieeexplore.ieee.org/abstract/document/7436635

Gautschi，M.，Schiavone，P.D.，Traber，A.，LOI，I.，Pullini，A.，Rossi，D.，Flamand，E.，Gürkaynak，F.K.和Benini，L.Near-Threshold RISC-V Core with DSP Extensions for Scalable IoT Endpoint Devices，IEEE Transaction on Very Large Integration(VLSI)Systems，卷：25，问题：10,2017年10月。Https://ieeexplore.ieee.org/abstract/document/7864441.。

Pulte，C.，Pichon-Pharabod，J.，Kang，J，Lee，S.和Hur，C.Promising-ARM/RISC-V：一种更简单和更快的操作并发模型，PLDI 2019年第40届ACM SIGPLAN编程语言设计和实现会议论文集，第1-15页，美国亚利桑那州凤凰城，2019年6月22日-26日。Https://dl.acm.org/citation.cfm?id=3314624。

允许将本作品的部分或全部数字或硬拷贝用于个人或课堂使用，但不得以盈利或商业利益为目的制作或分发拷贝，并且拷贝的首页必须注明本通知和完整的引文。必须尊重ACM以外的其他人拥有的本作品组件的版权。允许赊账提款。要以其他方式复制、重新发布、在服务器上发布或重新分发到列表，需要事先获得特定许可和/或收取费用。通过[email protected]或传真(212)869-0481请求发布许可。

数字图书馆由计算机械协会出版。版权所有©2020 ACM，Inc.