英特尔第11代酷睿虎湖SoC详细介绍：Superin、Willow Cove和Xe-LP

对于半导体行业内的人，以及在我们报道的公司中有投资的个人来说，很难错过最近围绕英特尔制造工艺困境的新闻。简而言之，英特尔的10 nm制程技术在性能和成品率方面未能达到预期，比预期晚了几年，而且无法与自己的上一代产品竞争。今天，它的销量仍然很低，虎湖有望成为英特尔10纳米愿景的第一个真正的例子。

英特尔制造的下一步功能改变，使用极端紫外光(EUV)技术转移到7 nm，最近宣布也有额外的6个月的延迟。有了这样的消息，人们很难对英特尔提供行业领先、在市场上具有竞争力的制造节点技术的能力保持信心。在延迟进入10 nm制程之前，这是英特尔过去一直坚持的立场。

英特尔披露的关于其制造技术的信息复杂程度各不相同，这取决于产品在内部被认为有多成功。2011年5月，当英特尔首次在其22 nm工艺节点上宣布FinFET时，有很多信息直接走出了大门，该节点非常成功。对于下一代14 nm，布罗德韦尔的第一代产品有一些延迟，但最终该公司在自己的活动上详细解释了这一过程，我们在2014年8月发表了我们关于14 nm的文章。到目前为止，14 nm工艺节点一直是英特尔利润最高的制造节点，多年来持续的节点内增强(14+、14++、14+、14+*)为该公司提供了相当于制造一代内的纯节点更新的有效增强。

*是的，英特尔拥有14+节点。甚至在他们的图表里也有。据我们所知，唯一被确认在14+上的产品是Cooper Lake Xeon Scalable系列。

当涉及到10 nm时，情况就不那么乐观了，即使与14 nm的延迟相比也是如此。到目前为止，英特尔已经有两代10 nm的CPU产品，其中一代甚至试图在公共场合提及，尽管我们已经对其进行了极其详细的审查。

第一款10纳米产品--CANON LACK进入了英特尔的Crimson Canyon NUC迷你PC，可谓是一团火爆的烂摊子：只有两个内核，禁用了集成显卡，虽然在2017年实现了营收，但英特尔非常迅速地将其寄送到历史上是正确的。

冰湖是英特尔10纳米的合适发射工具，在15瓦内提供四个内核和大量的Gen11显卡。它已经在50多个笔记本电脑设计中找到了自己的方法，但正如上一页所提到的，尽管它的原始性能时钟比时钟提高了15%-20%，但频率的10%-20%的下降抵消了它在14 nm以上的最小CPU改进。Ice Lake上的图形仍然比14 nm好很多，支持迅雷3和512位矢量指令意味着Ice Lake仍然有几个加点。

目前的情况是，由于英特尔不想将加农湖视为其传统的真正组成部分，冰湖被认为是一种扁平的“10 nm”产品，没有绒毛和多余的比特。在冰湖被设定为老虎湖之后，它建立在一个‘10+’的制造节点上。

关于制造过程命名的附注。正如我们的许多读者都知道的那样，FinFET技术时代附加到流程的实际数字实际上已经变成了流程节点技术的专有名词-它与构建在该流程上的产品中的任何功能无关。当工艺的某些特征比技术上的数量更小时，就会变得特别令人困惑：例如，英特尔的10 nm实际上有8纳米大小的特征。制造节点不妨命名为Gordon、Eric或Lisa，以避免使用该编号带来的混乱。

在工艺节点技术的一代内，制造半导体订单的公司可以周期性地更新其制造工艺，但大体上仍将其保持在该一代的范围内。这些更新通常很小，但被称为BKM(最佳已知方法)更新，可以带来简单的频率或功率效率改进-可能在50 mV或25 MHz左右，但有时会带来更大的收益。

当我们处理22 nm、32 nm、45 nm和更高的平面晶体管时，这些BKM更新在该节点制造的产品的生命周期中是正常的。制造上的改进被自动卷进产品中，它只是简单地装在同一个盒子里出售，没有太大的麻烦，但有稍微好一点的特性。

随着我们进入多代FinFET技术，创造一个尖端的高性能处理器可能需要花费100-1亿美元或更多，这些BKM更新已经成为芯片设计公司和它们所基于的晶圆厂的适销对路的更新。对BKM的小调整现在正被用来推出新一波产品，为相关公司提供创造栏目英寸的机会，突显相关团队的工程能力，以及为客户提供更好的产品。

不同的加工厂以不同的方式销售这些更新。英特尔在其14 nm工艺中采用了+、++、+、+命名法，每一步都提供了更好的晶体管设备性能，并被应用到新一代产品中：

然而，在过去的几年里，英特尔的命名方案已经变成了某种程度上的迷因和笑话。由于该公司无法按最初的计划推出10 nm，英特尔决定在每一次14 nm的新工艺更新中增加更多的+。随着10 nm的进一步延迟，消费者和用户看到14 nm又增加了一个+。英特尔无法让10 nm工作，并看到14+未来产品的迷因是对这家公司灵魂的根本性打击，这家公司在过去30多年里一直以其推动尖端半导体制造实现高性能的能力而自豪。

随着英特尔慢慢转向其10纳米产品组合，+命名几乎立刻又出现了。加农湖是10 nm，冰湖是10+，后来变成了10 nm，老虎湖是10+，然后10++和10++都出现在各种行业活动的路线图上。同样的故事也适用于未来的工艺，比如7纳米和5纳米。

如果这让你感觉好一些，英特尔自己的工程师说，即使是他们有时也很难记住哪个+变体有特定的更新，或者哪个产品是建立在哪个+节点上的。最终，虽然+起到了一定的作用，但最终还是让客户和工程师都感到困惑。

这就是为什么我们在幕后告诉英特尔，如果仅仅从公司形象的角度来看，它必须放弃+、++和+。台积电(TSMC)和三星(Samsung)等制造竞争对手可以针对不同的产品指出其10 nm工艺的不同变体，而英特尔拥有的只是更多的优势。

其他媒体和分析师也告诉了英特尔这一点。然而，根据以往的经验，我们很少能与真正能带来直接改变的人交谈。我们所有的联系人所能做的就是尝试，并将我们的评论传递到链条上，希望能带着尽可能多的热情。真正能够签署这样的变化的人通常不太面对媒体。

但是，在英特尔的某个地方，终于有人听到了我们的请求。今天，英特尔正在从不同的角度接近其10 nm产品组合。虽然在技术上没有什么变化，但新的战略允许该公司从发生的深度工程组合和研究的初始背景下营销其制造和产品。这一变化的第一个结果是超级品。

10纳米超细纤维是老虎湖的基础，代表了10+的新名称。作为英特尔10SF的一部分，我们将了解10SF与冰湖10的不同之处，以及构成10SF工艺的晶体管和金属堆栈设计的一些关键部件的更新。

10SF通过引入重新定义的FinFET设计(英特尔的第四代FinFET？)在10 nm的基础上构建。凭借更高的散热片性能，以及全新的SuperMIM(金属-绝缘体-金属)电容器设计。

通过新的制造技术，增强了源极和漏极上晶体结构的外延生长，最终增加了应变，以降低电阻，允许更多电流流过沟道。

增强的源极/漏极架构和改进的栅极制造工艺有助于推动更高的沟道迁移率，从而使电荷载流子能够更快地移动并提高晶体管性能。

此外，更大的栅距可为需要最高性能的某些芯片功能提供更高的驱动电流。通常，更大的栅极间距听起来与我们对密集工艺节点技术的期望相反，然而，据解释，在这种情况下，使晶体管更大并提高性能实际上意味着在高性能单元库中需要更少的缓冲器，最终结果是单元尺寸减小。请注意，在英特尔的一些14 nm变种上，用来帮助驱动更高频率的技术之一是更大的栅距。

在堆栈的较低层，英特尔正在推出一套新的阻挡层材料，以实现更薄的阻挡层，这也有助于通过使每个金属通孔在固定尺寸中的更大比例来降低通孔的电阻，最高可达30%。降低电阻增强了金属层之间的互连的性能。

在更高的层面上，英特尔正在推出一种新的SuperMIM(金属-绝缘体-金属)电容器。英特尔表示，这一新设计在相同的占地面积内，使电容比行业标准的MIM帽增加了5倍。这推动了电压的降低，最终导致产品和晶体管性能的大幅提高。英特尔表示，这是业界首创/领先的设计，通过仔细沉积小于0.1 nm的薄层中的新Hi-K材料，在两种或两种以上材料类型之间形成超晶格。

英特尔高级晶体管架构师Ruth Brain将所有这些功能结合在一起，称这些功能实现了“英特尔历史上最大的单(内部)节点增强”，使晶体管性能在10 nm基础设计的基础上提高了17-18%。这使得10SF相当于英特尔基础10 nm工艺上的完全节点增强。为了与英特尔的14 nm相提并论，10SF到10相当于咖啡湖(14+)到布罗德韦尔(14 Nm)。

作为2020架构日的一部分，英特尔还表示，超过10SF的内部节点更新将称为10ESF，或10 Enhanced Superin。关于10ESF将比10SF提供什么，没有给出具体细节，只是说它将带来额外的性能和互连创新。

话虽如此，英特尔表示，它将针对数据中心进行优化，这可能意味着某些特性将会改变，以支持矢量加速带来的更高的热量和电流密度。英特尔可能是意外地向我们确认，将会有三款基于10ESF的产品。

(英特尔已经声明，Ponte Vecchio将有四种类型的瓷砖：基本瓷砖、计算瓷砖、兰博高速缓存瓷砖和Xe链接瓷砖。其他没有提到的将被分成7 nm和外部晶圆厂。有关该信息的更多信息，请参阅另一篇文章)