英特尔第11代核心火箭湖详解：采用Xe显卡的冰湖核心

在竞争对手日益活跃的时期，英特尔已经决定披露一些围绕其下一代消费处理器火箭湖(Rocket Lake)或英特尔第11代酷睿(Gen Core)的高级细节。新的处理器系列将于2021年第一季度上市，预计将与目前的第10代Comet Lake处理器共享插槽和主板兼容性，即使是那些拥有酷睿i9-10900K的处理器也提供了升级途径，酷睿i9-10900K是英特尔迄今性能最高的台式机处理器。新的500系列主板预计也将上市。

新的火箭湖-S硅或SoC将被称为“柏树湾”。与PDF演示文稿相比，英特尔在新闻稿中把自己搞糊涂了，因为新闻稿规定这不是核心-它特别声明核心微体系结构是冰湖(Sunny Cove)。然而，PDF演示文稿称柏树湾是核心。在这种情况下，明确地说，Sunny Cove和Cypress Cove被设置为几乎完全相同，但是Sunny Cove在10 nm处，而Cypress Cove是14 nm处的后端口变体。

与这些内核配对的是Tiger Lake图形架构，即X e-LP，该产品也将从10 nm向后移植到14 nm。冰湖核心和X e-LP图形的14 nm组合表示将被称为Rocket Lake，(至少是)第11代核心系列的SoC之一。

有了新的处理器，英特尔的目标是每时钟的原始指令数在两位数范围内提升，这将类似于我们看到的从Comet Lake到Intel的Ice Lake移动处理器的提升。由于节点不同，确切的IPC变化可能会低于我们之前看到的，但10%+仍然是非常值得尊敬的，特别是如果英特尔也能够保持与当前一代彗星湖一起实现的高频的话。

移动到后端的Sunny Cove核心的好处之一将是在Cypress Cove中包括AVX-512矢量加速单元。这使英特尔能够启用其用于AI和ML加速的Deep Learning Boost技术库，包括对矢量神经网络指令(VNNI)的支持，最终将AVX-512引入桌面平台。

然而，为了在芯片尺寸/产量/成本方面混合匹配芯数、图形和AVX-512的正确组合，似乎Rocket Lake-S在其最大配置中将仅提供最多8个芯数。在新闻稿PDF中，英特尔表示，目前测试的硅的额定功率为125W TDP，最高涡轮增压为250W，这与我们在酷睿i9-10900K上已经看到的相匹配。无法逃避进程节点的性能功耗比特性，这表明英特尔可能会发现，使用较少的内核来处理这些高频会更容易一些。英特尔也在与Rocket Lake一起推广新的超频工具，但没有透露细节。

英特尔在Rocket Lake上披露的另一个功能是在处理器上迁移到PCIe Gen 4.0，最多有20个通道可用。在大多数主板上，它们很可能被分成一个用于显卡的x16和一个用于存储的x4，这与我们在最新一代英特尔Z490主板上看到的情况一致，其中一些主板已经促进了对PCIe 4.0的支持，这些主板“在未来的英特尔处理器上”。这意味着火箭湖。英特尔还提到，内存控制器现在最多支持DDR4-3200，但预计的性能数字是使用DDR4-2933内存得出的。

在图形方面，转向X e-LP图形架构将大大提升图形性能，英特尔建议在当前Comet Lake集成图形的基础上改进50%。值得一提的是，在幻灯片中，英特尔提到了“超高清图形ft X e图形架构”-这可能是指与Tiger Lake相比，Xe的缩小版本。作为芯片面积、功耗和性能之间的平衡，我完全预计这里只会看到32个EU。在小字中，它暗示将会有一些版本的Rocket Lake没有启用集成显卡，类似于我们今天在市场上看到的F处理器。

尽管如此，对于那些集成显卡的设备，英特尔正在推广新的媒体编码器和显示分辨率支持，最高支持4：4：4 HEVC和VP9的4K60 12位，或最高支持10位4：2：0 AV1的4K60，展示了对主流处理器的AV1支持。显示器分辨率支持也有所增加，最多可支持三台4K60显示器或两台5K60显示器，支持DP 1.4a(带HBR3)和HDMI 2.0b。

这是今天早上出人意料的消息--对同行来说，这一切似乎都有点令人惊讶--甚至对公关团队来说也是如此，因为上面幻灯片中预计的系统配置日期是近3个月前的8月6日。英特尔是否会在发布前披露更多细节，这将是一件有趣的事情。

发表评论为什么他们要把AVX-512带到主流台式机上？它是被确认为全胖的512位矢量处理，还是会像ZEN 1和256位AVX一样被分成2,256位块？我不是一个软件开发人员，但我认为完整的512位在家用台式机上是一种浪费。回覆。

是吗?。我以为只有加载/存储操作才是这样的。不过，我肯定愿意学到一些东西--我唯一接触到的AVX512是在SKL-SP上(在那里，这款应用程序比之前的AVX2实现获得了坚实的性能胜利)。回覆。

冰岛拥有完整的512位宽的矢量单元和数据路径，因此不会一分为二。可能他混淆了冰岛(1x512宽)和Skylake-SP(2x512宽)。因此，是的，它是前一个Skylake-SP(1024位)的一半(512位)。回覆。

事情要比这复杂得多。例如，请参见下图：https://en.wikichip.org/wiki/intel/microarchitectu...。基本上，Skylake-SP有三个执行单元。其中两个是256位宽，一个是512位宽；较小的256位单元可以同步以执行AVX512指令。粗略地说，实际效果是可以在给定周期内开始执行三条AVX2指令或两条AVX512指令(因为其中两个单元需要组合在一起)。消费者在Ice Lake中得到的是将两个256位执行单元捆绑在一起执行AVX512指令的能力。我相信专用的512位执行单元只是一台服务器/工作站。另外，把行刑单位联合起来也是很正常的。当128位SSE问世时，这些指令通过64位执行单元进行仿真。在一段时间内，通过128位执行单元模拟了256位AVX指令。事实上，只有在Zen 2中，AMD才开始拥有256位宽的执行单元，因此在执行AVX代码时可以获得一些显著的性能提升。回覆。

它没有分裂，有点像。Skylake SP有一个额外的真512位宽单元。消费者核心从未得到过它。回覆。

AVX-512的真正问题是将出现AVX-512的哪个实际功能集？因为与其他类型的高级矢量扩展不同，AVX-512没有一种大小的标准，而是有多个不同的扩展，而且您不需要也不期望为了声明AVX-512支持所有这些扩展，这造成了比仅有AVX-512或没有AVX-512更大的碎片。(=。这是英特尔IMHO部分的一个错误，也是让莱纳斯·托瓦尔德和其他开发人员对这些指令感到不满的原因。回覆

不是真的。AVX512F(又名基础)支持所有原始AVX512指令和512位宽度的屏蔽。它总是存在的。可以检查所有其他扩展，但是您仍然需要为其他CPU进行后备。回覆