5G初创公司EdgeQ的新RISC-V硬件设计
今天，5G蜂窝创业公司EdgeQ宣布在其顾问委员会中增加了两个新成员-前高通首席执行官Paul Jacobs和高通前首席技术官Matt Grob。他们的任务是通过利用和扩展开放式硬件RISC-V设计，将5G蜂窝基站的总体拥有成本（TCO）降低一半。
传统上，无线访问网络（RAN）设备倾向于封闭式设计并具有高度专有性-就像消费类Wi-Fi和网络硬件一样，它们依赖于具有供应商提供的驱动程序和固件的封闭式ASIC。这样的封闭式堆栈通常无法升级以适应新的协议和用例，例如，通常必须完全更换为4G网络设计的无线电单元或分布式单元，以便为5G设备提供服务。
相比之下，供应商可以实施自己的OpenRAN解决方案，该解决方案通常在硬件上实现较少的功能，而在Linux等传统操作系统上运行的软件则实现更多的功能。但是正确地实现这样的O-RAN需要非常深的协议专业知识才能正确使用，并且一旦完成，维护起来往往非常耗电并且昂贵。
EdgeQ的方法是有效地划分传统的封闭式硅方法与昂贵的O-RAN之间的差异。 EdgeQ获得了RISC-V CPU参考设计的许可，并增加了新的硬件指令，以加速处理4G和5G通信及信号处理所需的计算量大的矢量数学运算。
EdgeQ副总裁兼产品管理主管Adil Kidwai说，新指令不是标准的RVV向量数学扩展。 Kidwai将EdgeQ的ISA扩展描述为一组自定义矢量指令，以实现低功耗的5G基础架构解决方案的高性能。
EdgeQ首席执行官Vinay Ravuri表示，该公司的创新方法将功耗从100W（使用基于Xeon的解决方案）降低到10W，几乎所有工作都在EdgeQ SoC本身中完成。在Edge Tower中，这意味着将用于机器学习加速，计时器同步，FEC加速，前端和中端传输以及L1处理的单独硬件浓缩到单个EdgeQ SoC中，并且再次根据EdgeQ ，将总拥有成本降低了50％。
由于5G信号处理和通信所需的向量数学指令与机器学习任务所需的向量数学指令基本相同，因此EdgeQ CPU中多余的处理能力可以分配给本地ML处理。根据Ravuri的说法，蜂窝通信是一个突发性的工作量，CPU大部分时间都在闲置。 RISC-V CPU的内核可以直接分区，有些可以分配给4G / 5G，有些可以分配给ML，或者可以在服务质量（QoS）管理的基础上分配工作负载。
我们认为EdgeQ设计的最重要部分是灵活性。 通过向客户提供对其RISC-V SoC的真正C / C ++访问，EdgeQ不仅实现了创新，而且还实现了未来的适应性。 这样的系统可以就地更新，以适应将来的协议升级，在这种情况下，需要＆＃34;叉车升级＆＃34;的灵活性较差的系统—这意味着您可以将旧的系统抬起，滑入新的系统，然后将其 老一回去回收。 EdgeQ并不是这个通用领域中唯一的公司-硬盘驱动器供应商Western Digital和Seagate都已开始在即将到来的某些硬件设计中实施RISC-V设计，并且出于类似的原因也一直在这样做。 我们希望看到RISC-V设计继续扩展到以前的封闭式硅空间，尤其是在消费者Wi-Fi世界中，随着协议的改变，其更大的可编程性可能会缓解电子废物的增长。
