拆解石英晶体振荡器和内部的微型IC

石英振荡器是重要的电子电路，可以低成本提供高精度的定时信号。石英晶体具有特殊的压电特性，可随着振动而改变其电学特性，因为可以切割晶体以使其非常精确地振动。石英振荡器在很多应用中都非常有用.1920年代引入了石英振荡器，并为广播电台提供了精确的频率.1970年代，腕表通过使用高精度石英振荡器进行了革命性的发展。计算机使用石英振荡器来产生时钟信号。从1940年代的ENIAC到现代计算机。 1个

石英晶体需要额外的电路来使其振荡，因此这种模拟电路的设计可能很棘手。在1970年代，晶体振荡器模块开始流行，它将石英晶体，集成电路和分立元件组合在一起，形成了紧凑，易于操作的结构。对这些模块的内容感到好奇，我打开了一个模块并对其中的芯片进行了反向工程。在这篇博客中，我讨论了模块的工作原理并研究了运行振荡器的微型CMOS集成电路。该模块中发生的事情比我预期的要多，所以希望您觉得它有趣。

我从IBM PC卡检查了振荡器模块。 2该模块包装在一个矩形的4针金属罐中，该金属罐可以保护电路免受电噪声的侵害（它是右侧的＆＃34; Rasco Plus＆＃34;矩形罐，而不是方形的IBM集成电路）。 4.7174 MHz时钟信号，如包装上的文字所示。

石英振荡器模块位于右下角，标为Rasco Plus。 4.7174 MHZ，©Motorola1987。正方形模块是IBM集成电路。单击此（或任何其他图像）查看大图。

我切开了罐子，露出了内部的混合电路。我原本希望里面有宝石般的石英晶体，但发现振荡器使用的是非常薄的石英盘（我在打开包装时损坏了晶体，所以上部是石英晶体在左侧可见，金属电极附着在晶体的两侧，电极附着在小钉子上，使晶体上升到表面上方，因此可以自由振荡。

模块的右侧是一个微型CMOS集成电路管芯。它安装在陶瓷基板上，并通过微小的金焊线连接到电路。基板上的表面安装电容器（3 nF）和薄膜电阻（10Ω）可以滤除电源引脚中的噪声。

下图显示了显微镜下的微小集成电路芯片，其焊盘和主要功能模块均标有标记。棕绿色区域是形成集成电路的硅。金属层（黄白色）将IC的组件连接起来在金属下方，带红色的多晶硅实现了晶体管，但大部分被金属层遮盖了。在芯片外部，键合线连接到焊盘，将芯片连接到振荡器模块的其余部分。两个焊盘（选择和芯片由Motorola制造，日期为1986年。我找不到零件号SC380003上的任何信息。

集成电路芯片上标有关键块。 ＆＃34; FF＆＃34;表示触发器。 ＆＃34; sel＆＃34;表示选择打击垫。 ＆＃34; cap＆＃34;表示连接到内部电容器的焊盘。

该集成电路具有两个功能。首先，其模拟电路驱动石英晶体产生振荡;其次，IC的数字电路将频率除以1、2、4或8，并产生高电流时钟输出信号。由IC上的两个选择引脚选择。）

该振荡器由称为Colpitts振荡器的电路（以下）实现，该电路比通常的石英振荡器电路复杂。 4 3基本思想是晶体和两个电容器以所需的频率振荡。但是，除了驱动晶体管的反馈增强之外，振荡会迅速消失。

更详细地讲，随着晶体两端电压的增加，晶体管导通，将电流馈入电容器并提升电容器（进而晶体）两端的电压。但是随着晶体两端电压的降低，晶体管将关断并电流吸收器（带箭头的圆圈）将电流从电容器中拉出，从而降低了晶体两端的电压。因此，驱动晶体管的反馈会增强晶体的振荡，从而使晶体保持导通。

偏置电压和电流电路是该电路的重要部分。偏置电压将驱动晶体管的栅极设置在导通与导通之间。和＆＃34; off＆＃34 ;，因此晶体上的电压振荡将打开和关闭它。偏置电流设置在驱动晶体管的导通和截止电流之间的中间，因此流入和流出电容器的电流达到平衡。 5（为简单起见，我说＆＃34; on＆＃34; off＆＃34;该信号将是正弦波。）

集成电路的很大一部分被五个电容器占据。一个是原理图中的上部电容器，三个并联以形成原理图中的下部电容器，一个稳定了电压偏置电路。下图显示了溶解顶部金属层后的其中一个电容器，红色和绿色区域是多晶硅，与金属层一起形成电容器的上板。在多晶硅下，粉红色区域可能是氮化硅，形成绝缘介电层。掺杂的硅（在下面看不见）形成了硅的底板。电容器。

芯片上的电容器。电容器左侧的大模糊方块是用于将键合线连接到IC的焊盘。左侧的复杂结构是引脚上的钳位二极管。右侧的苜蓿叶结构是晶体管，稍后将进行讨论。

奇怪的是，电容器并没有在芯片上连接在一起，而是连接到通过焊线连接在一起的三个焊盘上。电路中的电容可以通过省略连接到电容器的导线来修改。

芯片的右侧包含用于将晶体的输出频率除以1，2，4，或8的数字电路，这可以使同一晶体提供四个不同的频率。分频器由三个串联的触发器实现。每个输入脉冲均被2分频.4对1多路复用器在原始时钟脉冲或其中一个触发器的输出之间进行选择，通过连接到右侧两个选择焊盘的布线进行选择四个NAND门（以及反相器）用于解码这些引脚，并向多路复用器和触发器生成四个控制信号。

该芯片采用CMOS逻辑（互补MOS）构建，该逻辑使用两种类型的晶体管NMOS和PMOS协同工作，下图显示了NMOS晶体管的结构，该晶体管可以视为源极和漏极之间的开关，源极和漏极（绿色）由掺杂有杂质以改变其半导体特性的硅区域（称为N +硅）组成，栅极由一种特殊类型的硅（称为多晶硅）组成，与底层硅之间的隔离非常薄绝缘氧化物层。当栅极被拉高时，NMOS晶体管导通。

NMOS晶体管的结构。 PMOS晶体管具有相同的结构，但N型和P型硅反转。

PMOS晶体管的结构与NMOS相反：源极和漏极由嵌入N硅中的P +硅组成.PMOS晶体管的操作也与NMOS晶体管相反：当栅极被拉低时它会导通。将漏极（输出）拉高，而NMOS晶体管将漏极拉低。在CMOS中，晶体管以互补方式起作用，根据需要将输出拉高或拉低。

下图显示了如何在CMOS中实现与非门。如果输入为0，则相应的PMOS晶体管（顶部）将导通并将输出拉高;但是如果两个输入均为1，则NMOS晶体管（底部）将导通并将输出拉低。 NAND功能。

CMOS NAND门由两个PMOS晶体管（顶部）和两个NMOS晶体管（底部）实现。

下图显示了NAND​​门在晶片上的出现方式，这些晶体管具有复杂，曲折的形状，与教科书中出现的矩形布局不同，左侧是PMOS晶体管，而右侧是NMOS晶体管。形成栅极的是硅顶部的微红色布线，下面的硅大部分都被掺杂了，使其在左右边缘和中心比非掺杂的非导电硅更导电和更暗。用酸除去层，露出下面的硅和多晶硅。黄线表示一些金属布线的位置。圆圈是金属层和下面的硅或多晶硅之间的连接。

管芯照片中的晶体管可以与NAND门原理图匹配;查看由多晶硅形成的晶体管栅极及其分离的东西。从+5区域到输出通过大尺寸的细长PMOS晶体管存在一条路径。左，第二条路径穿过中心附近的小PMOS晶体管，表明这些晶体管是并联的。每个栅极都由一个输入控制。在右侧，从地到输出连接的路径必须通过两个同心NMOS晶体管，表明它们是串联的。

该集成电路还使用了许多圆栅晶体管，这是一种不寻常的布局技术，可以使多个晶体管以高密度并联。下图显示了16个圆栅晶体管。铜色的三叶草图案是晶体管栅极，由多晶硅实现。 （去除）金属层将所有的源极，栅极和漏极分别连接在一起，是晶体管的漏极，而外部是源极。在输出引脚驱动器中使用并联晶体管为输出提供高电流。在偏置电路中，不同数量的晶体管连接在一起（例如6、16或40），以提供更大的电流。所需的电流比。

芯片中的另一个关键电路是传输门。它充当一个开关，通过信号或阻止信号通过下图显示了如何由两个晶体管NMOS晶体管和PMOS晶体管构成传输门如果启用线为高，则两个晶体管都导通并通过如果使能线为低电平，则两个晶体管都将截止，从而阻止输入信号。传输门的原理图符号显示在右侧。

传输门由两个晶体管构成。显示了晶体管及其栅极。原理图符号在右侧。

多路复用器用于选择四个时钟信号之一。下图显示了如何从传输门实现多路复用器。多路复用器接收四个输入：A，B，C和D.通过激活输入选择一个输入该输入通过传输门连接到输出，而其他输入被阻止。尽管可以使用标准逻辑门构建多路复用器，但使用传输门的实现效率更高。

下图显示了组成多路复用器的晶体管，请注意，输入B和C具有成对的晶体管，我相信这样做的动机是一对晶体管对信号的阻抗为一半。由于输入B和C是高频信号，因此该对晶体管使它们以较少的失真和延迟通过。

下图显示了多路复用器在裸片上的物理实现方式。多晶硅栅极布线最为突出。金属层已被去除；注意，相邻晶体管的源极和漏极合并到栅极之间的单个区域中。顶部矩形用于容纳NMOS晶体管，而下部矩形用于容纳PMOS晶体管。由于PMOS晶体管效率较低，因此下部矩形需要更大。

该芯片包含三个触发器以划分时钟频率;振荡器使用触发器，每次接收到一个输入脉冲时都会在0和1之间翻转，因为两个输入脉冲会产生一个输出脉冲（0→1→ 0），触发器将频率除以2。

触发器由传输门，反相器和与非门构成，如下图所示：输入时钟为高电平时，输出通过反相器和第一个传输门到达A点。开关为低电平时，第一个传输门打开，因此点A保持其先前的值;同时，第二个传输门关闭，因此信号通过第二个反相器和传输门到达点B.NAND门再次将其反相，从而导致输出从先前的值翻转。第二个输入时钟周期重复该过程，使输出返回到其初始值。结果是，两个输入时钟周期产生一个输出周期，因此翻转触发器将频率除以2。

每个触发器都有一个使能输入。如果所选输出不需要触发器，则将其禁用。例如，如果＆＃34;除以2＆＃34;模式被选择，只有第一个触发器被使用，其他两个被禁用。我假设这样做是为了降低功耗。请注意，这与模块的禁用引脚无关，后者会阻止模块输出完全禁用此功能是可选的；该特定模块不提供禁用功能，并且禁用引脚未连接至IC。

上面的示意图显示了反相器和传输门为单独的结构。但是，触发器使用了一种有趣的门结构，它将反相器和传输门（左）组合为一个门（右）。充当逆变器。但是，如果时钟为低电平，则电源和地均会被阻塞，因此栅极将不会影响输出，并且将保持其先前的电压，从而提供了传输栅极的功能。

下图显示了这些浇口之一如何在芯片上出现。这张照片包括顶部的金属层；下方是可见的红色多晶硅栅极。两个PMOS晶体管在左侧（作为同心环），而NMOS晶体管在右侧。

尽管从外部看振荡器模块很简单，但在内部却比您预期的要复杂得多。 6它不仅包含石英晶体，还包含分立元件和微小的集成电路，该集成电路结合了电容器，模拟电路来驱动振荡，数字电路则选择了频率。通过在制造过程中更改与集成电路的布线，四个可以选择不同的频率。

最后，下面的裸片照片显示了去除金属和氧化物层后的芯片，并显示了下面的硅和多晶硅。大的粉红色电容器是该图像中最明显的特征，但也可以看到晶体管。 （单击图像可查看大图。）

去除金属后，对振荡器芯片的模具照片进行模切，以显示下方的多晶硅和硅。

我会在Twitter上发布我的最新博客文章，所以请在kenshirriff上关注我。我也有一个RSS feed。

现代PC使用石英晶体，但技术要复杂得多才能获得数GHz的时钟频率.PC使用频率要低得多的晶体，然后使用称为锁相环的电路将频率乘以倍数。计算机通常使用14.318 MHz晶体是因为该频率用于旧电视机中，因此具有该频率的晶体是常见且便宜的。 ↩

为什么板子使用4.7174 MHz的晶体（频率有点不寻常）？1970年代，IBM 3270是非常受欢迎的CRT终端，这些终端通过同轴电缆连接，并使用接口显示系统标准协议以2.3587 MHz的比特率进行传输.crystal恰好是此频率的两倍。在1980年代后期，IBM生产了接口卡，用于将IBM PC连接到3270网络。我从这些接口卡之一（类型56X4927）中获得了晶体，晶体频率47174 MHz恰好是2.3587 MHz比特率的两倍。 ↩

晶体振荡器所用的术语与＆＃34; Colpitts振荡器＆＃34;混淆。和＆＃34;皮尔斯振荡器＆＃34;我调查了振荡器的历史以试图理清命名，我将在此脚注中对其进行讨论。

1918年，西方电气公司的首席研究员埃德温·科尔皮茨（Edwin Colpitts）发明了一种电感器/电容器振荡器，现在称为``科尔皮兹振荡器''，其思想是电感器和电容器形成一个``谐振腔''，并在一个谐振腔中振荡。频率由元件值设定（您可以将储罐中的电视为在电感器和电容器之间来回晃动），振荡会迅速消失，因此使用放大器来增强振荡器在最初的Colpitts振荡器中，放大器是真空管。后来的电路转移到了晶体管，但是它也可以是运算放大器或其他类型的放大器。（其他电路，例如我测试的模块，将其一端接地并向中间提供反馈。在这种情况下，电容器，因此使用了同相放大器。）

Colpitts振荡器的关键特性是两个电容器组成一个分压器，由于电容器在中间接地，所以两端将具有相反的电压：当一端上升时，另一端下降，放大器接收信号。从一端将其放大，然后馈入另一端。放大器将信号反相，而电容器则提供第二个反相，因此反馈会增强原始信号（即相移360°）。

1923年，哈佛大学物理学教授乔治·华盛顿·皮尔斯（George Washington Pierce）用晶体代替了科尔皮兹振荡器中的电感器，该晶体使振荡器更加精确（更高的Q因子），从而使其大量用于无线电传输和其他应用中皮尔斯（Pierce）的发明获得了专利，并从RCA和AT＆amp; T等公司获得了很多收益。这些专利导致了数年的诉讼，最终到达了最高法院。（有关更多信息，请参见关于水晶历史的这篇论文。）

几十年来，通常的术语是皮尔斯振荡器是使用晶体的科尔皮茨振荡器（例如参见空军手册，1957年和海军训练，1983年）。皮尔斯振荡器通常省略了典型的分压电容器，使用但是，术语随“ Colpitts振荡器”而改变了。和＆＃34;皮尔斯振荡器＆＃34;表示两种不同类型的晶体振荡器：带电容的尖音振荡器和不带电容的皮尔斯（例如，参见经典的电子文本Horowitz和Hill。）

术语上的另一个变化是将Colpitts振荡器，Pierce振荡器和Clapp振荡器描述为拓扑相同的晶体振荡器，只是在电路的哪一点被认为是AC接地（分别是集电极，发射极或基极）（请参见Frerking＆＃39）。的晶体振荡器设计和温度补偿（1978，p56）或Maxim的晶体振荡器

......