AMD演示了堆叠的3D V-Cache技术：2 TB / SEC的192 MB

AMD团队在这里让我们感到惊讶。似乎是一个非常方案的Comput Computex Keynote变成了令人难以置信的展示AMD在具有TSMC的新型3D结构技术的实验室中测试的。我们以前覆盖了3D结构，但AMD通过堆叠其处理器，通过额外的缓存，实现超快速带宽和更好的游戏性能，使其充分利用。这是任何速度的索赔，AMD在Computex的舞台上展示了​​其新的演示处理器。这是一个更深入的倒入它实际的东西。

AMD宣布它正在研究与2020年3月的“X3D”回到其财务分析日的3D堆叠技术，这是一个非常奇怪的图，示出了一个看起来像堆栈的HBM或外面某种内存的奇迹处理器。在AMD时表示，它是2.5D和3D包装技术的混合，实现了10倍带宽密度或更高的。 'x3d'中的“x”是为了支持混合动力车，该技术是为“未来”而设定的。从那时起，台积电宣布了其3D结构技术，是其225D和3D集成产品的组合的广泛名称。

今天，AMD提出了它的3D小杉之旅的第一阶段。第一个应用程序是标准处理器小芯片顶部的堆叠缓存。在舞台上，Lisa Su展示了AMD的Ryzen 5000双夹芯片加载机中的一个，Zen 3核心。在其中一个计算小芯片上，在TSMC 7nm上建立的64 MB SRAM集成在顶部，有效地增长了核心可以访问的缓存量。

这意味着原始的Ryzen 5000小芯片，八个核心可以访问32 MB的L3缓存，现在成为八核复合体，可访问96 MB的L3缓存。两根管芯通过硅通孔（TSV）粘合，通过两者之间的功率和数据。 AMD声称L3高速缓存的总带宽增加到超过2 TB / sec，这在技术上比模具上的L1缓存（但具有更高的延迟）更快。

作为芯片图的一部分，TSV将是直接铜到铜键合的。高速缓存管芯与核心复合物的大小不同，并且随着结果，需要额外的结构芯片以确保在底部计算芯片和顶部高速缓存管芯上存在相同的压力。两根模具都变薄，目标是在ryzen 5000处理器中使用当前使用的相同基板和热普通技术中的新小芯片。

舞台上显示的原型处理器有一个使用这种新的缓存技术的小芯片。另一个小芯片作为标准留下以显示差异，并且具有缓存模具的一个尖峰，使缓存模具'暴露'使其明显且与常规非整合巨孔相当。首席执行官Lisa Su博士表示，在这种情况下，64 MB SRAM为6mm x 6mm设计（36 mm2），它将其放在全Zen 3尖芯的芯片区域的一半之下。

在一个完整的产品中，LISA解释说，所有小芯片都会启用堆叠缓存，每个小芯片的96 MB高速缓存，或者像这样的处理器的192 MB总数有12或16个核心。

作为该技术的一部分，解释说，与常规2D包装（这是从HBM堆叠中已经了解的东西），A＆GT;与Microbump技术相比，A＆gt;与Microbump技术相比，这包装启用了A＆GT; 200x互连密度。与Microbump技术相比，15倍的密度增加（直接拍摄横跨英特尔的Foveros弓），和GT;与Microbumps相比，3x更好地互连效率。 TSV接口是直接模具铜互连，这意味着AMD正在使用TSMC的芯片芯片技术。斯普斯博士声称，这些功能使这一功能成为该行业中最先进和灵活的“活跃的活跃”芯片堆叠技术。

至于绩效演示，AMD比较了使用战争齿轮5.在一侧是一个标准的Ryzen 9 5900x 12核处理器，而另一侧是使用在Ryzen 9 5900x上构建的新的3D V-Cache的原型。 。两个处理器都固定为4 GHz，并与未命名的显卡配对。

在这种情况下，比较点是一个处理器具有64 MB的L3缓存，而另一个处理器具有192 MB的L3缓存。 RYZEN 5000处理器的销售点之一是每个处理器可用的L3缓存，以帮助游戏性能，并且每次小芯片高达96 MB的移动甚至更好地扩展，AMD显示A + 12％FPS增益（184 FPS与206 FPS）在1080p时增加了缓存大小。在一系列游戏中，AMD声称+ 15％的平均游戏表现：

这不是任何手段的详尽清单，但它会用于有趣的阅读。 AMD的索赔是A + 15％的凹凸类似于完整的建筑生成跳跃，通过哲学设计差异有效地实现了罕见的改进。在Anandtech的情况下，我们想注意到更难深​​入到新的流程节点，哲学设计增强可能成为未来性能的主要驱动因素。

AMD表示，它已经与该技术进行了巨大的进步，并将其置于今年年底以最高端的处理器生产。无论是消费者还是企业，它都没有说明它是什么产品。 APROPOS，AMD表示，ZEN 4在2022年为推出。

那意外。我们知道AMD将投资TSMC的3D Fabric技术，但我想我们不希望它成为这一点，或者在桌面处理器上进行演示。

从该技术开始，这显然是TSMC的SOIC芯片上的动作，尽管只有两层。台积电已经展示了十二层，但是那些是非活性层。堆叠硅的问题将在活动中，随后热。我们已经看到了其他TSV堆叠硬件，如HBM，SRAM / MEMORY / CACHE是完美的车辆，因为它不会增加处理器的热量要求。缺点是您在上面堆叠的缓存几乎不仅仅是缓存。

这是AMD和英特尔的堆叠不同的地方。通过使用TSV而不是MicroBump，AMD可以从TSV中获得更大的带宽和功率效率，但如果需要，也可以堆叠多个小芯片。 TSV可以携带电力和数据，但您仍然必须在两个中设计交叉信令。英特尔的Foveros技术，虽然它也是3D堆叠，它依赖于两个小芯片之间的Microbumps。这些更大，且且耗能，但允许英特尔将逻辑放在下模和上模上。另一个元素是热 - 通常您希望顶部模具上的逻辑更好地管理热量，因为它靠近加热普通/散热器，但是从基板上进一步移动逻辑意味着必须将动力传送到顶部模具。英特尔希望在即将到来的技术中混合Microbumps和TSV，而TSMC为其客户提供了类似的路线图。

搬到小芯片本身，据称64 MB L3缓存小芯片为6mm×6mm，或36mm2，并在台积电7nm上构建。它在TSMC 7nm上建立的事实将是这里的关键点 - 您可能会认为缓存小费率可能更适合更便宜的流程节点。成本的权衡是电力和模具区域（如这种小模糊尺寸的产量不值得考虑）。如果AMD是在TSMC 7nm上制作这些缓存小芯片，那么这意味着具有额外高速缓存的ZEN 3需要80.7 mm2为ZEN 3小芯片正常，然后是缓存的另一个36mm 2，每个处理器有效地需要45％的硅。虽然我们目前处于硅片短缺状态，但这可能会对许多处理器提供有关更广泛使用的影响。这可能是为什么AMD表示它首先看出“最高端”产品。

现在将64 MB的缓存添加到已经具有32 MB的L3缓存的芯片上并不像似乎那样简单。如果AMD直接将其集成为L3缓存的邻接，则我们有一个双层L3缓存。可能访问64 MB需要更多的电量，但提供更大的带宽。如果常规32 MB足够，则依赖于工作负载，而堆叠模具提供的额外64 MB相比。我们可以看到额外的64 MB被视为等效的L4缓存，但这里的问题是，为了使额外的64 MB出去主内存，它必须通过主尖峰。这是一个值得注意的额外功率。我非常有兴趣看到从核心的角度来看的内存配置文件如何使用这种额外的小芯片，以及AMD如何将其集成到结构中。 AMD表示，它是一种基于SRAM的设计，所以不幸的是，它并没有像持久的记忆那样幻想，这将是一个整体不同的设计精神。通过粘贴到SRAM，这意味着至少它可以无缝地提供性能隆起。

在性能上，我们已经看到了L3缓存深度改善了用于离散和集成游戏的游戏性能。但是，L3缓存深度的增加并不需要别的表现。在我们对英特尔的Broadwell处理器的审查中，这是最好的例子，其中128 MB的L4缓存（英特尔22nm上〜77 mm2），其中额外的缓存仅改进了游戏和压缩/解压缩测试。看到AMD在游戏之外的技术如何市场将会有趣。

最后，拦截到主流 - AMD表示，它已准备好将技术集成到其高端投资组合，并在今年年底生产。 AMD表示，Zen 4在5nm发布于2022年。根据以前的时间尺度，我们预测AMD的下一个处理器家庭大约是2月2022年推出。这将是ZEN 4目前不清楚，但ZEN 4是在5nm上，AMD在7nm上展示该3D V-Cache。 AMD是否计划在7nm上将此功能货币化，或者它是否可能将5nm ZEN 4小芯片组合起来，具有7nm 64 MB缓存小芯片尚不清楚。结合这两者并不太难，但我怀疑AMD可能希望将其缓存技术推入比Ryzen Desktop更高级产品。我们可能会在技术斜坡通过堆栈中看到特殊的一次性版本。

要得出结论，我有一些问题我想问AMD。我希望我会得到一些答案，如果我这样做，我会用细节循环。

该技术将用7nm Zen 3的Ryzen处理器生产。关于epyc没有说什么。

这些处理器将在年底开始生产。没有评论可用性，尽管Q1 2022适合于AMD＆＃39;常规Cadence。

此V-Cache Chiplet为64 MB的附加L3，在延迟没有阶梯障碍。 V-Cache是​​带有正常L3的地址，可以在不使用时断电。 V-Cache位于与常规L3相同的电源平面上。

具有V-Cache的处理器与当前ZEN 3产品相同的Z高度 - 核心小芯片和V高速缓存都变薄为具有相等的Z高度，因为IOD模具无缝集成

由于V-Cache在主CCX上的L3缓存上构建，它不会坐在核心创建的任何热点上，因此热考虑因素较少。芯上方的支撑硅设计为热效率。

V-Cache是​​单个64 MB模具，并且比正常L3相对密集，因为它使用了SRAM优化的TSMC和＃39; S 7NM过程的库，AMD知道TSMC可以做多个堆叠的模具，但是AMD只是谈话大约一个1高堆栈，它将带来市场。

发表评论您最近可以获得550美元的5700克OEM系统。 Zen 3+与3D缓存和明年rdna2？我＆＃39; ll在那个上扔了另外50美元。回复

D＆＃39; D期望缓存税是我自己的三倍。它不仅仅是缓存的成本而死亡的成本＆＃39;它的R＆amp; D，劳动力等......他们可能会让我感到惊讶但是我将所有3D缓存产品投注150美元标准芯片。

回复

新技术而不便宜生产，所以150美元的额外似乎很低......但让我们看看。正常ZEN3和这些都将同时生产的同时保持正常价格CPU也可用！回复

Steampal v2，也许是什么？如果（1）首先，蒸汽斯斯特甚至甚至估计（2），如果这是一个失控的成功。回复

我认为Steampal v1会在梵高上挂在梵高几年，被比龙嵴或伦勃朗更新的东西所取代。回复

只是想象：英特尔＆＃39; s水晶阱l4 edram只提供100 gb / s的128MB缓存，延迟远远高。想象一下，低延迟128 MB的2 TB / s可以提供APU和＃39; S集成图形。回复

仔细观察员还开辟了将此3D V-Cache才能在APU中工作的想法。它可以用作集成图形的完美快速的包装内存器。 Intel＆＃39; s crystal of，基于128MB的Edram-L4缓存，如第5届Gen Broadwell所示，提供了Paltry 100 GB / s带宽。嗯，AMD＆＃39; S 3D V-Cache提供的晶体带宽的20倍。即使是一堆HBM2E，虽然更多的容量密集，但在仅480 GB / s的带宽中大量短路。这将是一个梦想成真......回复