谷歌研究人员详细说明了一个AI系统，以为微芯片设计平面平面的AI系统，有希望更好，更迅速产生芯片设计

设计微芯片的成功或失败在很大程度上取决于称为平面图和放置的步骤。这些步骤确定内存和逻辑元素位于芯片上的位置。反过来，该位置强烈影响完成的芯片设计是否可以满足操作要求，例如处理速度和功率效率。到目前为止，具体而言，地板持有的任务违反了自动化的所有尝试。因此，通过专家工程师迭代和痛苦地进行迭代和痛苦地进行。但是，在自然界中，来自谷歌的研究人员（Mirhoseini等，1）报告了一种机器学习方法，可以在几小时内实现卓越的芯片地板。

现代芯片是技术和经济学的奇迹，具有数十亿个晶体管布置并在一块硅的尺寸上互连。每个芯片可以包含数百万个逻辑门，称为标准单元，以及数千个内存块，称为宏块或宏。细胞和宏块由几十公里的布线互连以实现设计的功能。鉴于这种惊人的复杂性，芯片设计过程本身是另一个奇迹 - 其中工程师的努力，通过专业的软件工具辅助，保持复杂性检查。

芯片中的小区和宏块的位置对设计结果至关重要。它们的放置决定了导线必须跨越的距离，从而影响布线是否可以在组件之间成功路由以及如何在逻辑门之间传输信号的快速。已经广泛地研究了芯片放置的优化至少六十年2，3.应用优化的数学领域的精通创新，例如已知模拟退火4的方法，这一直受到芯片放置的挑战的动机。

因为宏块可以是数千次或甚至数百万的大于标准电池，因此同时放置细胞和块极具挑战性。因此，现代芯片设计方法首先将宏块放置在一个名为PlacePlanning的步骤中。然后将标准电池置于剩余的布局区域中。只需将宏块放置令人难以置信的复杂：mirhoseini等。估计在他们的研究中解决的地板上问题中的宏块的可能配置（状态空间）的数量约为10 2,500。相比之下，棋盘游戏中使用的黑白石头的状态空间仅为10 360。

可行的地板解决方案必须在芯片上留空区域，以实现所有后续步骤 - 放置标准电池，布线路由和芯片的处理速度的最大化。然而，这些步骤中固有的逻辑电路的优化可以将标准电池占用的总面积增加15％或更多。因此，随着逻辑电路设计演变，人工工程师必须迭代地调整其宏块的放置。这些迭代中的每一个都是手动进行的，需要几天或几周。

计算机行业已被摩尔定律所驱动 - 每两年每芯片的组件数量大致翻了一番。这种进步速度对应于每周约为每周约1％的芯片上的组件数量的增加。因此，无自动化平面图是有问题的 - 不仅是因为相关的时间成本，而且因为它限制了可以在芯片开发时间表内探索的解决方案的数量。

但一切都在2020年4月22日发生了变化。那天Mirhoseini等人。将当前纸张的预印刷5发布到在线Arxiv存储库。它指出，“在6小时内，我们的方法可以产生超人或类似的展示，即，该方法可以在短时间内优于人类。在几天之内，许多半导体设计公司，设计工具供应商和学术研究小组推出了理解和复制结果的努力。

Mirhoseini和同事训练了一个机器学习的'代理'，可以将宏块一个逐个划分为芯片布局。该代理具有称为深度神经网络的脑激发架构，并使用称为强化学习的范例培训。在任何特定的地板平面步骤中，训练有素的代理评估正在开发的芯片的“状态”，包括其到目前为止建造的部分地板，然后应用其学习策略来识别最好的“动作” - 即在哪里放置下一个宏块。

这种方法的技术细节，例如如何代表芯片设计和部分地板平面解决方案，是通过找到宏放置问题的一般，可转移解决方案的总体目标。换句话说，即使面对芯片设计，训练的代理也应该成功，从而从芯片设计，它从广泛的应用和市场中汲取它。作者报告说，当他们的代理商在一组10,000个芯片地板平面上进行预先培训时，在新设计中使用“一拍”模式时已经很成功：不超过六个小时的微调时间步骤，代理商可以生产出优于现有芯片开发的地板平板。此外，代理的解决方案与培训的人体专家的解决方案非常不同（图1）。

Arthur C. Clarke着名的6表示“任何充分先进的技术从魔术中无法区分”。在芯片设计和设计自动化领域的长期从业者，Mirhoseini和同事的结果确实似乎是神奇的。在过去的一年里，全世界专家都有考虑的问题，例如“代理人可以最初地将每个宏块替代地将每个宏块放置在最终制造的芯片设计中所使用的所选放置？”

作者报告代理程序顺序地将宏块放在尺寸下降的顺序 - 这意味着即使它没有连接（物理或功能）到先前放置的块也可以放置块。当块具有相同的大小时，代理商选择下一个块的选择回应了“集群增长”方法7所做的选择，以前在努力实现平面图设计的努力中，但几十年前被遗弃。看看作者对大规模计算和深度学习是否揭示了芯片设计师在放弃顺序和集群增长方法时，这将是令人着迷的。

另一个讨论的问题是，“代理商的选择是如何选择宏块展示位置在芯片设计过程中的后续步骤中存活？”如前所述，人工工程师必须在逻辑电路设计演变时迭代地调整其平面平板。训练有素的代理的宏块放置以某种方式避免了设计过程中的这种地雷，实现了超人的结果（确保芯片中产生的信号按时到达目的地），并且可以在组件之间路由布线的可行性和效率。此外，Mirhoseini和同事使用简单的指标作为芯片设计的关键参数的代理令人惊讶地令人惊讶 - 了解为什么这些代理如此成功。作者意图使其代码可用在这种光明中是宝贵的。

比目前方法更好，更快，更便宜的自动芯片设计方法的开发将有助于保持芯片技术的“摩尔法”轨迹。事实上，对于芯片行业的技术领导者和决策者来说，Mirhoseini和同事纸的最重要的启示可能是作者的平面图解决方案已纳入谷歌的下一代人工智能处理器的芯片设计中。这意味着解决方案足以在昂贵的尖端硅晶片上打印数百万份副本。因此，我们可以预期半导体行业加倍兴趣复制作者的工作，并在整个芯片设计过程中追求一系列类似的应用。

2.马尔可夫，I. L.，Hu，J.＆amp; Kim，M.-c。 Proc。 IEEE 103,1985-2003（2015）。

4. Kirkpatrick，S.，Gelatt，C. D. JR＆amp; Vecchi，M. P. Science 220,671-680（1983）。 6.克拉克，A。C. C.未来的简档：探究可能的41（Macmillan，1973）的局限性。 7. Sait，S. M.＆amp; YOSSEF，H.VLSI物理设计自动化：理论与实践CH。 3,90-95（McGraw-Hill，1995）。 8. Zaruba，F.＆amp; Benini，L. Ieee Trans。 非常大规模集成27,2629-2640（2019）。