英特尔代工路线图布局后纳米“埃”时代

今年早些时候，英特尔任命了一位新 CEO，并启动了一项新的商业计划，该计划将向其他芯片设计公司开放其代工厂，就像台积电和三星半导体的运作方式一样。在今天的“英特尔加速”活动中，该公司为其未来作为代工代工厂制定了路线图。除了更小的工艺节点的未来，该公司还宣布已将全球最大的芯片设计商之一高通公司作为未来的代工客户。作为进入代工市场的一部分，英特尔将开始以更像其竞争对手的方式命名其工艺节点。用于像“5nm”这样的芯片的工艺节点数字一开始是作为晶体管尺寸的衡量标准，但最终营销人员掌握了它们，公司开始欺骗他们的数字以使其看起来更先进。英特尔表示，其新命名方案将更好地与台积电和三星谈论其代工技术的方式保持一致。 “英特尔 10 纳米增强型超级鳍”的时代已经一去不复返了，该节点被称为“英特尔 7”。它应该具有与台积电和三星 7 纳米节点相当的密度，并将在 2022 年第一季度投入生产（台积电和三星目前正在出货“5nm”产品）。 “Intel 4”——英特尔之前称之为“7nm”——现在据说相当于台积电和三星的 4nm 节点，它将在 2023 年开始生产产品。如果你想知道当我们用完“nm”时会发生什么”数字，英特尔的销售宣传是“埃”时代，一种测量单位是纳米的十分之一。 2024 年，该公司希望提升“英特尔 20A”工艺节点（因此相当于“2nm”，但英特尔之前称该节点为“5nm”，但请记住，这些是营销数字，而不是真正的测量单位）。 2025 年初，该公司将致力于“英特尔 18A”。名称更改为“英特尔 20A”而不是“2nm”似乎部分是因为该工艺节点将包括英特尔芯片的一些主要架构变化。多年来，该公司一直使用 FinFET 晶体管，但对于英特尔 20A，该公司将改用其称为“RibbonFET”的环栅 (GAA) 设计。 FinFET 将通过添加多个鳍来扩展通道电流容量，因此会增加更多的水平空间。但是 GAA 设计允许芯片制造商将多个通道相互堆叠，从而使电流容量成为一个垂直问题并增加芯片密度。英特尔 20A 还将引入“PowerVias”，这是一种新的芯片设计方法，将在芯片背面提供电力。这种设计将供电层放在芯片底部，然后是晶体管，然后是通信线。传统的芯片设计将晶体管放在底部，较高的信号层和电源层必须混合才能到达晶体管层。如果英特尔真的设法坚持其路线图，它应该能够将高通视为感兴趣的客户。总裁兼首席执行官克里斯蒂亚诺·阿蒙 (Cristiano Amon) 表示对“20A”节点很感兴趣，他说：“高通对英特尔 20A 中出现的突破性 RibbonFET 和 PowerVia 技术感到兴奋。我们也很高兴有另一个由 IFS 支持的领先代工合作伙伴 [英特尔代工厂服务]将帮助美国无晶圆厂产业将其产品带到陆上制造基地。”如今，高通制造了大量芯片，并且是台积电和三星的客户。两家公司定期为高通产品阵容中的每一个新设计展开竞争，行业报告经常描述一场比赛，一场激烈的比赛，一场击败另一场的比赛。英特尔是否会参与其中的大部分代工大战，取决于它能否赶上台积电和三星。至少现在，高通在竞争中为英特尔提供了一席之地，而不是与智能手机无关。